台积电即将挑战极限：1nm工艺CPU预计会在2024年问世

人们如今应用的半导体材料绝大多数是硅基电源电路，面世早已六十年了，很多年来全是依照摩尔定律2年一次缩微的规律性发展趋势，但它终归是有極限的。台积电在提升5nm、3纳米及将来的2纳米以后，下一步就需要涉足1纳米加工工艺了。依据台积电的整体规划，2020年会批量生产5纳米工艺，2030年则会批量生产3nm加工工艺，2nm加工工艺早已在产品研发中了，预估会在2024年面世。

2纳米以后呢？台积电在此前的股东会上也表态发言，已经科学研究2nm下列的加工工艺，已经一步步靠近1nm加工工艺。

1nm加工工艺不仅是这一大数字看中关键，它也有很深的含意——1nm级別的加工工艺有可能是硅基半导体材料的结束，再往下沉就必须换原材料了，例如纳米技术片、碳纳米管这些，17年IBM榜首的科学研究团体就取得成功应用碳纳米管生产制造出了1nm三极管。

硅基半导体材料加工工艺的極限实际上一直在提升，以前的叫法中，10纳米、7纳米、5纳米、3纳米乃至2nm都被作为过硅基加工工艺的極限，如今看来還是一步步被提升了，如果不考虑到台积电、三星在加工工艺取名上的营销推广套路的话。

在今年的Hotchips大会上，台积电产品研发责任人、技术性科学研究总经理黄汉森（PhilipWong）在演说中就提到过半导体材料加工工艺極限的难题，他觉得来到2050年，三极管赶到氢原子限度，即0.1nm。

有关将来的关键技术，黄汉森觉得像碳纳米管（1.2纳米限度）、二维糜棱岩原材料等能够将三极管越来越更快、更迷你型；另外，改变运行内存（PRAM）、转动扭矩迁移随机存取运行内存（STT-RAM）待会立即和CPU封裝在一起，变小容积，加速数据信息传送速率；除此之外也有三d层叠封裝技术性。

稿源：TechTMT.Com